ST dan Soitec bekerjasama untuk membangunkan teknologi pembuatan wafer sic

Menurut media Jepun, Stmicroelectronics dan Soitec mengumumkan perjanjian mengenai Kerjasama Teknologi Pembuatan SIC Wafer.

ST berkata melalui kerjasama ini, ST akan mengamalkan teknologi pintar Soitec pada pengeluaran wafer 200mm masa depan, yang bertujuan untuk meningkatkan output peranti dan modul melalui pengeluaran massa jangka sederhana, dan kerja pensijilan akan dijalankan dalam tempoh 18 bulan akan datang.

Marco Monti, presiden Bahagian Produk Automotif dan Diskret STC, menjelaskan bahawa kerjasama teknikal bertujuan untuk terus meningkatkan output dan kualiti.SmartSIC Soitec adalah penerapan proses SmartCut proprietari syarikat di SIC, di mana wafer penderma SIC berkualiti tinggi dipotong menjadi kepingan nipis dan terikat kepada rintangan rendah polycrystalline SIC pemprosesan wafer.Wafer penderma berkualiti tinggi boleh diguna semula, dengan itu mengurangkan penggunaan tenaga yang diperlukan dalam keseluruhan proses pembuatan.Soitec akan memainkan peranan penting dalam mempercepatkan penggunaan SIC.