Infineon Technologies menetapkan piawaian bagi IC komunikasi frekuensi tinggi: Lebih daripada 40 keg

Munich, 12 November 2002 ?? Infineon Technologies telah menghancurkan penghalang prestasi untuk IC komunikasi frekuensi tinggi menggunakan teknologi proses CMOS yang murah dan kos rendah. Penyelidik Infineon kini membentangkan chipset multiplexer / demultiplexer menggunakan teknologi 0.13 μm CMOS yang mencapai kadar penghantaran 40 Gbit / s. Infineon memecahkan rekod sebelumnya 25 Gbit / s menggunakan teknik litar yang dioptimumkan dan dengan menggunakan proses CMOS dengan kecekapan maksimum.

Matlamat kerja penyelidikan adalah untuk mencapai litar kekerapan tinggi CMOS 40 Gbit / s, sasaran yang sebelum ini hanya mungkin menggunakan teknik bipolar SiGe atau teknik proses yang rumit dan mahal seperti GaAs atau InP. Manfaat utama teknologi CMOS adalah ketumpatan integrasi tinggi yang memungkinkan integrasi logik kompleks bersama dengan litar berkecepatan tinggi yang kini tersedia. Hasil penyelidikan yang telah dicapai itu mewakili kejayaan perintis dalam arah chipset multiplexer / demultiplexer pelbagai fungsi, yang kini direalisasikan menggunakan komponen RF SiGe yang berasingan dan cip logik CMOS dan kini sedang dipasarkan oleh Infineon.

Oleh itu, integrasi monolitik adalah peringkat seterusnya dalam kitaran pembangunan, yang mempunyai faedah utama teknikal dan kewangan kerana ia mengurangkan penggunaan kuasa penyelesaian bersepadu, meningkatkan pengeluaran pembuatan dan menurunkan kos pengeluaran. Hasil penyelidikan yang telah dicapai itu memainkan peranan yang penting dalam mengekalkan kepemimpinan pasar Infineon masa depan dalam bidang aplikasi 40 Gbit / s.

?? Infineon menetapkan piawaian baru dengan litar RF-CMOS ini dan menegaskan semula kedudukan teknikalnya dalam pasaran semikonduktor, ?? kata Dr. Soenke Mehrgardt, CTO dan ahli lembaga di Infineon. Kejayaan ini dan lain-lain adalah hasil dari kerja keras dan pelaburan yang telah dibuat Infineon dalam skop aktiviti penyelidikan dan pembangunan globalnya. ??

Pemultipleksan data adalah unsur utama dalam banyak aplikasi komunikasi data, di mana beberapa aliran data berkelajuan rendah digabungkan menjadi satu aliran data frekuensi tinggi bersiri tunggal untuk dihantar pada kadar penghantaran yang tinggi dengan cara yang cekap kos. Chipset multiplexer / demultiplexer telah dilaksanakan menggunakan logik mod semasa dan perbezaan 50 Ohm I / O. Bentuk modifikasi teknik litar ini yang digunakan secara meluas dalam bipolar SiGe, kini telah berjaya digunakan dalam CMOS. Kadar transmisi tinggi lebih dari 40 Gbit / s berasal dari pengoptimuman litar yang berhati-hati: konfigurasi pra-latch, saiz transistor, operasi semasa pada setiap peringkat, mendapatkan peningkatan beban induktif dan jenis pengedaran penghantaran isyarat baru dari cip ke dunia luar. Data multiplexer (2: 1) mencapai kadar penghantaran maksimum 43 Gbit / s dalam ujian awal. Ia menggunakan bekalan kuasa 1.5 V dan mempunyai penggunaan kuasa hanya 66 mA. Data demultiplexer (1: 2) juga menggunakan 1.5 V dan mempunyai penggunaan kuasa 72 mA. Kelajuan data maksimum untuk demultiplexer diukur pada 40 Gbit / s.