Infineon Technologies Mengumumkan 0.18 mikron Teknologi Proses DRAM Terbenam untuk Sistem Tersuai-o

Munich / Germany ?? 22 Mei 2000 ?? Infineon Technologies AG (FSE / NYSE: IFX), peneraju global dalam produk standard khusus aplikasi CMOS (ASSPs), hari ini mengumumkan teknologi proses DRAM yang dilampirkan panjang pintar C10DE 0.18 untuk penyelesaian Sistem-on-Chip yang disesuaikan. Teknologi proses platform C10DE baru menyokong integrasi fungsi logik dan analog bersama dengan DRAM terbenam (eDRAM) pada satu cip tanpa mengorbankan logik dan kelajuan analog, ketumpatan atau fungsi.

Teknologi proses state-of-the-art C10DE adalah langkah seterusnya dalam strategi Infineon untuk menawarkan integrasi tahap sistem (SLI) ASICs untuk rangkaian dan sistem telekomunikasi (suis, router dan stesen pangkalan), produk pengguna digital (telefon mudah alih 3G dan PDA), dan peranti komputer (pemacu DVD dan pencetak) antara lain.

?? Teknologi DRAM tertanam C10DE kami membolehkan pelanggan kami merancang penyelesaian integrasi peringkat sistem sebenar dengan kelebihan faktor bentuk yang dikurangkan, penggunaan kuasa, kos sistem, dan prestasi yang lebih baik, ?? menyatakan Dietmar Baier, Pengarah Pemasaran ASIC di Infineon Technologies. Selain itu, makro eDRAM C10DE kami disepadukan sepenuhnya ke aliran reka bentuk ASIC separa adat kami, menjadikannya sangat mudah bagi pereka ASIC yang berpengalaman untuk menggunakannya. ??

Kerana C10 adalah teknologi proses platform, bahagian logik C10DE sama dengan Infineon's C10N 0.18 mikron panjang proses logik proses CMOS logik dengan sehingga enam lapisan tembaga bersambung. Semua Harta Intelek C10N Infineon (IP), termasuk teras mikrokontroler seperti 16-bit C166S, 32-bit TriCore ?? Pemproses terpadu dan karmel ?? Core DSP, teras IP spesifik aplikasi seperti E1 / T1, HDLC, ISDN dan xDSL, fungsi analog seperti PLL, ADC dan DAC, serta IP pihak ketiga seperti ARM7 dan teras prosesor ARM9 juga boleh diintegrasikan dalam teknologi proses C10DE. Parameter DRAM macro kapasitif yang direka untuk integrasi mudah ke dalam aliran reka bentuk SLI ASIC. Satu set lengkap pandangan dan model perpustakaan, bersama dengan antara muka memori yang mudah dan mudah dan struktur bina diri terbina (BIST) membolehkan pereka untuk mengurangkan masa reka bentuk serta kos pengeluaran dan pembangunan.

C10DE menawarkan fleksibiliti untuk mengkonfigurasi modul DRAM yang terbenam dalam cip dalam satu peningkatan Mbit. Granulariti dan skalabiliti yang baik ini membolehkan pereka sistem untuk menentukan penyelesaian yang dioptimumkan aplikasi menangani bidang tertentu, penggunaan kuasa dan sasaran kos aplikasi sistem mereka.

Lebar input / Output (I / O) 256 bit dan frekuensi akses maksimum sehingga 150 MHz menyokong kadar pemindahan sehingga 5 Gigabytes / saat bagi setiap makro DRAM yang terbenam. Ini membolehkan reka bentuk arsitektur sistem prestasi tinggi yang diperlukan untuk aplikasi dari router routers dan suis ke peripheral komputer. DRAM diskret biasanya tidak membenarkan prestasi yang sama dari segi kelajuan dan jalur lebar yang dapat dimasukkan DRAM.

C10DE tersedia dalam kuantiti sampel dan jumlah pengeluaran dirancang untuk Q4 2000 awal. Alat reka bentuk SXMaker ASIC untuk C10DE kini tersedia.

Maklumat lanjut mengenai teknologi Infineon ASIC boleh didapati di www.infineon.com/asic