Persembahan Teknikal Infineon di ISSCC 2004: Kertas Kemuncak Kepimpinan Inovasi dalam Sensor DNA

Munich, Jerman dan San Francisco ?? 16 Februari 2004 ?? Berita Infineon Technologies (FSE / NYSE: IFX) Alert Berita menyediakan sinopsis persembahan oleh penyelidik syarikat di Persidangan Litar Antarabangsa Solid-State (ISSCC 2004), forum global untuk pembentangan kemajuan dalam litar keadaan pepejal dan sistem-on- a-Chip. ISSCC berlaku pada 14-19 Februari 2004 di San Francisco.

Pada tahun ini penyelidik persidangan dari Infineon sedang menyampaikan tujuh kertas kerja dalam pelbagai topik. Satu kertas akan menunjukkan peningkatan ketara kepada teknologi cip sensor DNA elektronik syarikat. Konsep litar, sistem dan pembungkusan baru untuk teknologi RFID, menunjukkan jalan ke arah cip satu sen yang diperlukan untuk menggantikan kod bar visual, diterangkan. Persembahan lain akan menggambarkan litar analog pertama yang dihasilkan dalam teknologi 90 nm, reka bentuk inovatif penukar A / D berkelajuan tinggi dengan penggunaan tenaga yang sangat rendah. Dan empat kertas berasingan akan menerangkan litar berasaskan CMOS baru untuk komunikasi talian wayar dan tanpa wayar, termasuk saluran empat kuasa rendah ADSL2 + Analog Front End, modulator delta-sigma yang dioptimumkan untuk ADSL, PLL 13GHz yang bersepadu sepenuhnya dan prestasi tinggi 10-bit ADC dengan algoritma baru untuk LAN Wayarles.

Tajuk-tajuk dan ringkasan ringkas setiap kertas disenaraikan di sini:

Chip Sensor DNA Elektronik Baru:
Kertas 788 ?? Sensor DNA Elektronik Sepenuhnya dengan 128 Posisi dan Penukaran Dalam-Piksel A / D

Membina usaha penemuan sebelumnya dalam membangunkan sensor sensor DNA elektronik sepenuhnya dengan 128 kedudukan sensor, Infineon akan membentangkan satu reka bentuk cip yang dipertingkatkan dengan penukaran analog-ke-digital (ADC) yang bersepadu sepenuhnya bagi setiap piksel sensor. Susunan sensor 16x8 CMOS yang ditunjukkan dapat mengukur arus yang sangat rendah yang dihasilkan oleh kehadiran molekul sasaran, menyediakan platform yang mantap untuk pelbagai aplikasi yang berpotensi dalam penyelidikan bioteknologi dan farmakologi.

Infineon sedang membangunkan pendekatan elektronik sepenuhnya terhadap pengesanan sampel DNA untuk mewujudkan asas bagi sistem diagnostik yang lebih mudah digunakan dan kurang mahal daripada sistem berasaskan optik sedia ada secara komersial. Pek sensor 128 pada reka bentuk ini terdiri daripada litar yang mengawal voltan elektrod sensor dan menyediakan salinan amplifikasi arus sensor pada output piksel. Kelebihan mengintegrasikan litar ADC termasuk peningkatan dalam homogenitas tindak balas litar sensor, persampelan data digital di dalam piksel, peningkatan ketegangan dan bacaan bersamaan selari semua sensor.

Penyelesaian RFID Ultra Rendah:
Kertas 1068 ?? Ke arah Tag RFID Satu-Cent: Litar Terkurung AC-sahaja dan Pembungkusan Hubungi Sampingan-Dinding

Pengilang dan penjual produk runcit merupakan usaha utama untuk menggantikan kod bar dengan penyelesaian RFID (Pengenalan Frekuensi Radio), menyediakan kaedah data elektronik yang pada akhirnya akan meningkatkan perkhidmatan pengguna. Mengurangkan kos tag RFID adalah langkah kritikal untuk meningkatkan bilangan dan jumlah aplikasi untuk teknologi.

Infineon menerangkan pendekatan baru untuk reka bentuk cip RFID menggunakan litar yang secara langsung berkuasa AC. Ini menghilangkan keperluan untuk blok litar memakan kawasan untuk penukaran AC / DC, termasuk penerus, kapasiti penampan, penjana jam dan litar kuasa. Infineon telah membangunkan unsur-unsur logik berdasarkan konsep ini dan akan menunjukkan sistem kerja berdasarkan jenis litar yang baru. Untuk reka bentuk memori 96-bit, memenuhi spesifikasi industri untuk Kod Produk Elektronik (EPC), pendekatan AC-satunya membolehkan reka bentuk sistem yang menggunakan kawasan silikon kurang daripada 0.1 mm ² apabila dibuat menggunakan proses CMOS 0.13μm. Infineon juga menerangkan teknologi pembungkusan baru yang menggunakan sentuhan dinding untuk memudahkan proses pemasangan. Menggunakan litar bertenaga AC baru, skim pengekodan mudah dan pembungkusan kenalan dinding, satu tag RFID dengan kos kira-kira Satu Cent kelihatan sesuai.

Inovasi Chip 90nm:
Kertas 935 ?? A 6b 500MHz 10mW Array ADC dalam Digital 90nm CMOS

Penukaran kuasa rendah dan prestasi tinggi Analog / Digital (A / D) adalah kunci dalam banyak aplikasi, terutamanya dalam sistem mudah alih. Dalam makalah ini Infineon menunjukkan bahawa susun atur selari struktur ADC mudah mencapai bukan sahaja kelajuan yang lebih tinggi tetapi juga tahap kecekapan tenaga baru. Dalam reka bentuk ini, lapan ADC perkiraan berturut-turut diletakkan selari untuk mendapatkan daya tinggi yang tinggi pada kuasa yang sangat rendah.

Penyampaian A / D yang dibentangkan adalah litar analog kerja pertama berdasarkan teknologi CMOS 90nm. Penyelidik Infineon mencapai kadar pensampelan 600MHz dengan penggunaan kuasa hanya 10mW. Rajah-of-Merit (FoM) reka bentuk ADC inovatif ini ?? dikira pada pelesapan kuasa, bilangan bit berkesan dan frekuensi masukan ?? menunjukkan nilai terbaik dari semua penerbitan ISSCC yang baru-baru ini.

Litar Komunikasi Berkelajuan Tinggi: Empat Kertas
Kertas 996 ?? A Four Channel ADSL2 + Analog Front End untuk Aplikasi CO dengan 75mW setiap Saluran Dibina dalam CMOS 0.13μm

Dalam kertas ini Infineon membentangkan Analog Front End (AFE) yang menyokong standard ADSL2 +. ADSL2 + adalah peningkatan piawaian komunikasi wayar ADSL yang terbukti. Ia beroperasi pada frekuensi hiliran 2.2MHz dan sebagai pilihan pada julat frekuensi lanjutan sehingga lebih 4MHz, yang membolehkan peningkatan kadar data untuk gelung yang lebih pendek atau julat keseluruhan yang lebih panjang dan akan membolehkan aplikasi baru.

Reka bentuk Infineon AFE didasarkan pada teknologi CMOS 0.13μm dan dioptimumkan dalam prestasi, penggunaan kuasa dan kawasan cip. AFE mengandungi empat saluran, setiap satu mengintegrasikan semua codec analog dan digital, penapis, 14bit A / D dan D / A converters. Penggunaan kuasa 75mW setiap saluran kira-kira dua kali lebih rendah berbanding dengan AFS ADSL lain yang pernah dilaporkan. Linearity diukur dengan lebih daripada 80dBc dalam semua mod operasi yang berakhir dengan nilai MTPR yang sangat kompetitif 75dBc dalam saluran penghantaran.

Kertas 998 ?? A Power-Optimized Switched-Capacitor 14-Bit Delta-Sigma Modulator untuk Aplikasi ADSL CO dalam 0.13μm CMOS dengan 1.5V Supply

Aplikasi Pelanggan Digital (DSL) memerlukan resolusi tinggi dan penukar jalur lebar A / D lebar. Di sisi lain kuasa yang hilang adalah salah satu faktor pembatas penting bagi reka bentuk linecard ADSL integrasi yang tinggi selain masalah crosstalk.

Dalam makalah penyelidik Infineon ini akan menghuraikan Multicit Delta-Sigma ADC Capacitor Switched ADC termasuk buffer voltan rujukan yang dilaksanakan dalam 0.13μm CMOS. Modulator 3-bit gelung tunggal mempunyai pelbagai dinamik 14-bit dan 13-bit berbanding jalur lebar isyarat 276kHz dan 1.5MHz. Kecekapan kuasa yang dicapai dari penukar SC yang dibentangkan, hanya pelesapan 8mW dari 1.5 V yang mencatatkan pada 105MHz, adalah angka terbaik yang dilaporkan dalam kesusasteraan setakat ini. Reka bentuk ADC yang mantap dan rendah disasarkan untuk pengeluaran volum tinggi.

Kertas 738 ?? A 13GHz Delta-Sigma Fractional-N PLL yang bersepadu sepenuhnya dalam CMOS 0.13μm

Reka bentuk litar yang dibentangkan oleh Infineon adalah CMOS PLL bersepadu pertama yang mencapai 13GHz. PLL 13GHz ini bertujuan untuk sistem WLAN berkelajuan tinggi masa depan dalam band ISGH 17GHz. Cip yang terintegrasi merangkumi semua fungsi yang berkaitan seperti LC-VCO, pembahagi IQ yang berbeza, prescaler kuasa rendah, pengesan frekuensi fasa pembezaan, pam caj, penapis gelung dan modulator pembentuk bunyi. Jumlah penggunaan kuasa adalah 60mW daripada bekalan 1.5V. Dengan kerja-kerja ini, penyelidik Infineon membuktikan kemungkinan sintesis frekuensi dalam julat 10GHz, yang mensasarkan penyelesaian CMOS System-on-Chip bersepadu untuk sistem WLAN masa depan.

Kertas 1046 ?? ADC 80MHz, 10-Bit Pipeline dengan penggandaan Julat Dinamik dan Algoritma Pemilihan Dinamik untuk Wireless LAN

Pemproses baseband untuk standard Wireless LAN baru (802.11 x) menuntut penukar CMOS A / D prestasi tinggi. Untuk aplikasi mudah alih dan kos rendah, CMOS digital tulen dengan penggunaan kuasa yang rendah dan kawasan cip kecil adalah wajib. Di dalam kertas ini, ADC pipeline 10-bit yang menggunakan hanya 22mA pada 1.5V akan diterangkan. Penggunaan kuasa dikurangkan dengan faktor dua berbanding dengan reka bentuk yang diterbitkan sebelum ini. Reka bentuk lengkap menempati hanya 0,3mm ² mati dalam teknologi CMOS 0.13μm. Lonjakan prestasi telah dicapai berdasarkan kepada arsitektur saluran paip konvensional 1.5-bit yang menggunakan dua algoritma baru: dinamik-penggandaan dinamik (DRD), dan pemilihan rujukan dinamik (DRS).