Persembahan Teknikal Infineon di ESSCIRC 2003: Papar Kertas Paparkan Show New Circuit Developments u

Munich, Jerman dan Lisbon, Portugal - 18 September 2003 - Perkhidmatan Alert Teknologi Infineon Technologies (FSE / NYSE: IFX) menyediakan sinopsis persembahan oleh Infineon di ESSCIRC 2003, 16-18 September di Lisbon, Portugal. Persidangan ESSCIRC adalah forum Eropah tahunan untuk pembentangan dan perbincangan mengenai kemajuan baru-baru ini dalam litar pepejal. Tema utama untuk sumbangan asli yang dibentangkan di ESSCIRC 2003 ialah litar analog dan digital, litar RF dan komunikasi, litar isyarat campuran, mikrosystem dan penukar data.

Pada tahun ini ESSCIRC persidangan enam kertas dan satu poster telah disampaikan oleh Infineon yang menyerlahkan hasil yang diperoleh dalam pembangunan teknologi semikonduktor canggih. Tajuk-tajuk dan ringkasan ringkas setiap kertas disenaraikan di sini:

5.3GHz yang bersepadu sepenuhnya, 2.4V, 0.3W SiGe Bipolar Power Amplifier dengan 50 Ohms Output

Makalah ini membentangkan penguat kuasa frekuensi radio untuk 4.8 - 5.7GHz yang direalisasikan dalam teknologi SiGe-bipolar 0.35μm yang maju. Penguat kuasa pusing tarik 2-tahap yang seimbang menggunakan dua transformer cip pada input-balun dan untuk pencocokan interstage. Tiga lagi gegelung bersepadu untuk balun LC-output dan rf-choke. Oleh itu penguat kuasa tidak memerlukan sebarang komponen luaran. Pada voltan bekalan 1.0V, 1.5V, dan 2.4V, kuasa output 17.7dBm, 21.6dBm, dan 25dBm dicapai pada 5.3GHz. Kecekapan tambahan masing-masing adalah 15.6%, 22.4% dan 24%. Keuntungan isyarat kecil ialah 26dB.

Suntikan Langsung 50GHz Terpencar Topologi Oscillator sebagai Pembahagi Kekerapan Kuasa Rendah dalam 0.13μm CMOS

Topologi pengayun dikunci suntikan dibentangkan dalam kertas ini, berdasarkan suis MOS yang dipasang terus ke tangki LC pengayun LC yang terkenal. Skim penguncian suntikan langsung mempunyai kapasitansi input yang sangat rendah dan keupayaan frekuensi tinggi. Fungsi penguncian terus disahkan melalui dua litar ujian dalam CMOS standard 0.13μm. Dengan penggunaan kuasa hanya 3mW, satu pengayun membahagi 50GHz oleh dua dengan jarak mengunci 80MHz. Juga pada penggunaan kuasa 3mW, pengayun kedua dengan tangki Q yang lebih rendah membahagikan 42GHz oleh dua dengan jarak mengunci sebanyak 1.5GHz.

A Quad-Band Low Power Chip Satu Penukaran Langsung CMOS Transceiver dengan Sigma-Delta-Modulation Loop untuk GSM

Makalah ini menerangkan penerima transceiver GSM yang bersepadu sepenuhnya dengan senibina modulator sigma-delta baru yang direka dalam teknologi CMOS 0.13μm standard. Spesifikasi GSM dipenuhi dengan ralat fasa di bawah 1.6 ° berbanding semua band. VCO bersepadu sepenuhnya beroperasi pada 4GHz dengan julat frekuensi yang boleh diprogramkan oleh 10bit. Kuasa output pemancar adalah 8dBm dan tiada penapis TX SAW diperlukan kerana kebisingan fasa rendah. Penerima mempunyai keuntungan tetap 57dB dan sesuai dengan pemproses baseband dengan ADC 14-bit. Angka bunyi cip yang ditempatkan dalam pakej VQFN 48-pin di semua band biasanya di bawah 3dB. Penggunaan kuasa hanya 210mW dalam mod transit dan 250mW untuk penerima.

Perbandingan Kesilapan Jarak dan Pencocokan Sepasang Peranti CMOS

Padanan tidak sepadan jarak dan padanan pasangan dibandingkan dengan perintang dan transistor teknologi CMOS 0,13μm. Peranti tidak sepadan bergantung pada jarak spatial antara peranti diterangkan dengan menggunakan parameter kecerunan statistik. Parameter kecerunan ini perlu diambil kira untuk prestasi litar isyarat campuran jika transistor saluran pendek atau perintang lebar kecil digunakan. Parameter kecerunan adalah fungsi peningkatan parameter geometri peranti kritikal seperti panjang saluran. Kertas ini memberikan perbandingan kuantitatif jarak tidak sepadan dan pasangan tidak sepadan. Hasilnya adalah input asas untuk simulator litar dan berfungsi sebagai garis panduan untuk reka bentuk litar.

A 15MHz Bandwith Sigma-Delta ADC dengan 11 Bit Resolusi dalam 0.13μm CMOS

Satu lebar lebar masa berterusan Sigma-Delta ADC yang dilaksanakan dalam teknologi CMOS 0.13μm dibentangkan. Blok aktif terdiri daripada peranti voltan ambang tetap sahaja. Litar ini disasarkan untuk aplikasi lebar jalur lebar seperti video atau stesen pangkalan wayarles. Arahan pesanan 4 menggunakan penapis gelung berasaskan OpAmp-RC dan quantizer dalaman 4bit. Dioperasikan pada frekuensi jam 300MHz, penukar mencapai rangkaian dinamik 11 bit, lebar jalurnya adalah 15MHz. Pada voltan bekalan 1.5V pelesapan kuasa ialah 70mW.

Satu 20Gb / s 82mW Satu-Tahap 4: 1 Multiplexer dalam 0.13μm CMOS

Dalam makalah ini, pemultipleksan 4: 1 sepenuhnya bersepadu untuk operasi kelajuan tinggi dan penggunaan kuasa yang rendah dalam 0.13μm CMOS dibentangkan. Litar menggunakan senibina baru di mana empat aliran data dimultipleks dalam satu peringkat. Denyutan dengan 25% kitaran pilih input untuk muncul pada output MUX. Bilangan pintu yang lebih rendah membolehkan reka bentuk kuasa rendah. Keadaan masa yang santai adalah manfaat tambahan topologi MUX satu peringkat. MUX berfungsi dari DC sehingga 20Gb / s dan hanya menggunakan 82mW.

A 10-Bit, 3mW Continuous-Time Sigma-Delta ADC untuk UMTS dalam Proses CMOS 0.13μm

Dalam persembahan ini, resolusi resolusi 10bit multibit multibit Sigma-Delta ADC untuk UMTS diterangkan. Pelaksanaan cekap kuasa modulator multi-bit berbilang ke-3 dibentangkan: Dengan menggunakan seni bina feedforward dan quantizer elemen dinamik yang sepadan dengan kuasa yang hilang dapat dikurangkan. Berambat pada 104MHz, ADC CMOS Sigma-Delta 0.13μm mencapai puncak 60dB SNR pada lebar jalur isyarat 2MHz, hanya memakan 3mW pada voltan bekalan 1.2V.