Infineon Mempersembahkan Hasil Penyelidikan Edge Cutting dalam Teknologi Memori Non-Volatile

Munich, Jerman ?? 22 Jun 2004 ?? Infineon Technologies (FSE / NYSE: IFX) memimpin dalam pembangunan teknologi memori baru yang tidak menentu. Pada Symposia 2004 pada Teknologi dan Litar VLSI, 15 hingga 19 Jun di Honolulu, Hawaii, Infineon Technologies memberikan hasil menjanjikan pada pelbagai teknologi yang tidak menentu bagi produk memori masa hadapan.

110nm Teknologi NROM untuk Produk Kod dan Data Flash

Permintaan yang semakin meningkat untuk produk pengguna mudah alih seperti buku nota, kamera digital digital, pemain MP3 dan PDA memerlukan menyimpan sejumlah besar data pada memori boleh tanggal, seperti kad memori flash, Kad CompactFlash atau peranti USB. Kenangan yang tidak menentu bagi aplikasi storan jisim itu didorong oleh kos, iaitu mereka memerlukan penyelesaian kos / bit terendah. Dengan menyimpan dua bit yang dipisahkan dalam satu sel, teknologi NROM, yang dibangunkan oleh Saifun, sangat menarik untuk produk berdaya saing kos. Produk-produk Twin-Flash baru-baru ini dari Infineon Technologies Flash dibina atas senibina 2-bit / sel ini. Sel NROM didasarkan pada caj tersekat yang terperangkap dalam lapisan nitrida dari dielektrik pintu ONO (oxide nitride oxide).

Untuk mengekalkan struktur bit kecil dan kompleksitas proses yang rendah dalam nod 110nm, inovasi konseptual perlu diperkenalkan. Senibina sel baru yang dibawakan oleh faedah Infineon dari transistor NMOS yang maju ?? konsep skala. Infineon mempersembahkan generasi NROM yang sangat berdaya saing dengan sedikit saiz hanya 0.043μm² / bit pada peraturan reka bentuk 110nm di VLSI Symposia. Konsep ini mempunyai ciri-ciri peranti sel CMOS arus perdana bersempena dengan seni bina array tanah maya. Teknologi baru ini menghidupkan kedua-dua flash kod canggih dan kenangan storan fail sehingga 2 Gbit / mati.

Infineon Menjelajah FinFET Sub-40nm Transmisi Oxide-Nitride-Oxide untuk Memori Berkapasiti Tinggi-Flash dalam Julat 16Gbit

Penggerakan transistor memori flash terapung di dalam lingkungan sub-100nm yang mendalam menghadapi cabaran yang serius disebabkan oleh oksida terowong yang tebal, yang diperlukan untuk pengekalan yang boleh dipercayai. Secara alternatif, caj peranti memori yang memerangkap memerlukan voltan yang lebih rendah dan mempunyai ciri-ciri skala yang baik.

Di Simposium VLSI, Penyelidikan Korporat Infineon membentangkan novel teknologi FinFET (Fin Field Effect Transistor) yang mengesankan teknologi memori perangkap yang sesuai untuk kepadatan integrasi yang sangat tinggi untuk memori flash. Transistor memori baru ini menggunakan tiga pintu untuk meningkatkan kawalan saluran elektrostatik dan dengan itu skalabilitas mereka. Caj ini disimpan dalam lapisan penangkap nitrida yang bersebelahan dengan tiga sisi sirip. Berbeza dengan sel gerbang terapung tradisional, terowong oksida mempunyai ciri-ciri skala yang sangat baik sejak menangkap lapisan tidak sensitif terhadap laluan kebocoran tunggal. Dengan cara ini, penyelidik Infineon telah mencapai peranti dengan panjang gerbang yang sangat pendek iaitu 30nm - 40nm yang membolehkan sehingga 16Gbit setiap mati dalam pelbagai jenis NAND, iaitu kira-kira 10 faktor di atas kepadatan semasa yang ada di peringkat satu operasi. Tambahan pula, teknologi ini tidak memerlukan bahan-bahan baru dan oleh itu sepenuhnya serasi dengan teknologi CMOS yang mantap.

FeRAM - Sel FeRAM 3-Dimensi Kecil dan Berkelayakan dengan Kapasitor Menegak

Dalam FeRAMs (Kenangan Akses Rawak Ferroelektrik) polarisasi sisa filem tipis ferroelektrik digunakan untuk penyimpanan maklumat. Seperti MRAM, FeRAM juga merupakan paradigma baru dalam teknologi memori. Kelebihan teknologi FeRAM termasuk SRAM seperti cepat membaca dan menulis prestasi dan penggunaan kuasa yang rendah. Ini menjadikan teknologi ini sesuai untuk aplikasi dalam konsol permainan, telefon bimbit, produk mudah alih dan kad cip.

FeRAMs semasa masih mempunyai saiz sel yang besar berbanding dengan DRAM atau Flash, dan perkembangan sel FeRAM yang kecil dan berdaya saing adalah cabaran utama. Dengan konsep sel FeRAM yang paling banyak digunakan, hanya sel-sel struktur yang bersaiz bawah hingga ~ 10F ² boleh dicapai, dengan F ialah saiz ciri minimum proses. Di samping itu, sel FeRAM planar mempunyai pengecutan terhad. Untuk menangani kekurangan ini, Infineon dan Toshiba dibentangkan di Simposium VLSI rantai novel FeRAM konsep sel menggunakan kapasitor tegak 3 dimensi baru. Konsep sel novel ini sangat berskala dan membolehkan saiz sel struktur menjadi 4F ².

Dalam sel kapasitor menegak FeRAM yang dibentangkan oleh penyelidik, sel unit mengandungi satu transistor dan satu kapasitor ferroelektrik, yang disambung secara selari. Hubungan ke transistor dan elektrod menegak kapasitor dikongsi di antara sel jiran yang mengakibatkan struktur sel padat. Keputusan menjanjikan pertama untuk konsep sel inovatif ini telah dibentangkan di Simposium.