Senibina ARM, yang pada asalnya dirujuk sebagai mesin RISC maju dan mesin RISC Acorn, mewakili reka bentuk pemproses set arahan (RISC) yang dikurangkan 32-bit.Senibina ini telah mendapat daya tarikan yang ketara dalam bidang pembangunan sistem tertanam, sebahagian besarnya disebabkan oleh penggunaan kuasa yang rendah dan kecekapan tenaga yang luar biasa.Ciri -ciri sedemikian menjadikannya sangat sesuai untuk aplikasi komunikasi mudah alih.
Contoh peranti yang memanfaatkan pemproses lengan termasuk:
- Alat mudah alih seperti PDA, telefon bimbit, pemain multimedia, dan permainan elektronik genggam.
- Perisian komputer, termasuk pemacu keras dan router desktop.
- Peralatan ketenteraan, terutamanya komputer peluru berpandu.
Fleksibiliti mikropemproses ARM membolehkannya menyesuaikan diri dengan pelbagai elektronik pengguna, meningkatkan pengalaman pengguna sambil mengekalkan tumpuan terhadap kemampanan dan kecekapan.
Pemproses ARM mempamerkan jangkauan pasaran yang luas dan trajektori yang menjanjikan untuk pembangunan.Pada masa ini, mikropemproses 32-bit berasaskan ARM 80% daripada bahagian pasaran.Kebanyakan pengeluar IC telah membangunkan cip lengan proprietari.
Mikrokontroler berasaskan teras ARM, dengan seni bina 32RISC mereka, menguasai segmen mewah pasaran mikrokontroler dan semakin meresap aplikasi rendah.Penggunaan tenaga yang cekap dan nisbah prestasi kos yang menggalakkan memberikan cabaran yang hebat kepada mikrokontroler 8-bit dan 16-bit tradisional.
Pada masa ini, teknologi ARM digunakan di lebih daripada 85% peranti komunikasi tanpa wayar, mengukuhkan kedudukannya dalam sektor ini melalui penawaran prestasi tinggi pada kos yang lebih rendah.
Dengan kemajuan teknologi jalur lebar, cip ADSL berasaskan ARM mendapat daya tarikan di pasaran yang kompetitif.Selain itu, pengoptimuman ARM dalam pemprosesan suara dan video menerima sokongan yang besar, mencabar medan aplikasi DSP.
Teknologi ARM menyokong pemain audio digital yang popular, kotak set-top digital, dan konsol permainan, terus memperkayakan pengalaman pengguna.
Sejumlah besar kamera digital dan pencetak menggabungkan teknologi ARM.Selain itu, kad pintar SIM 32-bit dalam teknologi Leverage ARM Telefon.
- Reka bentuk padat, kecekapan kuasa, keberkesanan kos, dan prestasi yang mantap
-Sokongan untuk set arahan dua (16-bit) dan lengan (32-bit), memastikan keserasian dengan peranti 8-bit dan 16-bit
- Kelimpahan daftar yang memudahkan pelaksanaan arahan pesat
- Operasi data berasaskan mendaftar
- Kaedah menangani fleksibel dan mudah menyumbang kepada kecekapan operasi
- Panjang arahan seragam
Sinergi data dan arahan yang tinggal di dalam domain penyimpanan bersatu menunjukkan penyederhanaan yang membakar banyak komputer awal.Penggunaan dua bas data tunggal untuk mengambil kedua -dua arahan dan data, walaupun kesederhanaannya, memberikan batasan.ARM7 menggunakan seni bina ini, mencontohkan kesederhanaan yang saling berkaitan dengan kekangan prestasi, kerana pengambilan data serentak tetap sukar difahami.
Pemisahan yang berbeza antara memori program dan memori data diperhatikan, masing -masing memanfaatkan basnya sendiri untuk menyampaikan jalur lebar memori yang luas, menjadikannya sesuai untuk aplikasi pemprosesan isyarat digital.Keistimewaan ini lazim di kebanyakan DSP yang direka berdasarkan prinsip seni bina Harvard.ARM9, perwujudan seni bina Harvard, secara elegan membahagikan memori ke dalam tiga kategori: program, data, dan ruang data program yang dikongsi, menampung keperluan pengiraan yang rumit.
Merangkumi pelbagai arahan dan menangani mod membolehkan seni bina CISC menawarkan keupayaan pengiraan yang luas.Pemerhatian yang ketara ialah peraturan 8/2, yang menggariskan yang biasanya 80% daripada pelaksanaan program bergantung pada hanya 20% daripada arahan yang ada.Walaupun pelengkap arahan dan litar yang meluas ini memuncak dalam pemprosesan yang kuat, ia juga mengakibatkan peningkatan tuntutan ruang dan kuasa.
Berfokus pada melaksanakan arahan penting yang membolehkan pelaksanaan operasi asas dengan cepat, seni bina RISC memudahkan pelaksanaan arahan dipercepatkan dengan memastikan operasi data mudah.RISC mengamalkan pendekatan kedai beban di mana pemproses mengurung pengendalian data kepada daftar;Arahan kedai beban khusus mengatur pertukaran data antara daftar dan storan luaran.Memperkenalkan reka bentuk CPU, RISC terdiri daripada unit litar yang lebih sedikit, menghasilkan kompak dan mengurangkan penggunaan tenaga.
Set arahan RISC menawarkan kebanyakan daftar serba boleh yang mahir memegang kedua -dua data dan alamat, dengan itu membolehkan akses data SWIFT penting untuk operasi yang cekap.Sebaliknya, arahan CISC sering menggunakan daftar untuk peranan yang jelas, mengehadkan fleksibiliti.
RISC Architecture Champions Pendekatan yang berpusatkan sentral di mana arahan kedai beban eksklusif mengawasi pemindahan data antara daftar dan memori luaran, mengurangkan kekerapan akses memori luaran dan mengoptimumkan penggunaan semula data yang disimpan.Sebaliknya, seni bina CISC membolehkan pemprosesan data memori langsung, menawarkan fleksibiliti dengan kos peningkatan kerumitan.
Penyimpanan ARM dianjurkan untuk memegang data dalam unit 8-bit, yang dikenali sebagai bait, dengan setiap unit memberikan alamat tertentu.
ARM menafsirkan memori sebagai urutan bait berturut -turut bermula pada alamat sifar.Ia memanfaatkan keupayaan mikropemproses 32-bit untuk menawarkan ruang menangani yang luas sehingga 4GB (2^32 bait).
Susunan data yang disimpan mengikuti corak tertentu:
- Data perkataan awal merangkumi dari sifar hingga tiga bait.
- Data perkataan berikutnya meliputi dari bait keempat ke bait ketujuh, secara berurutan.
Data perkataan 32-bit menduduki empat sel alamat, sementara data separuh perkataan 16-bit menggunakan dua sel alamat.Pengagihan sedemikian kadang-kadang membawa kepada komplikasi mengenai urutan penyimpanan data perkataan atau separuh perkataan.
Senibina ARM memudahkan penyimpanan data perkataan melalui dua metodologi yang berbeza: format besar-endian dan kecil.
Format ini memposisikan bait data perkataan yang tinggi di ruang alamat yang lebih rendah, sedangkan bait yang lebih rendah dari data perkataan mendapati diri mereka ditempatkan di dalam ruang alamat yang lebih tinggi.
Sebaliknya, dalam format kecil-endian, ruang alamat yang lebih rendah digunakan untuk menyimpan byte rendah data perkataan, manakala ruang alamat yang lebih tinggi memelihara byte tinggi data perkataan.Umumnya, lengan mungkir ke pemformatan endian kecil.
- v1
- v2
- v5
- V5TEJ
- V6, dan lain -lain
- ARM7
- ARM9
- ARM10
- ARM11
- Lengan yang kuat
- XSCALE, antara yang lain
Perjalanan Arsitektur ARM telah menjadi permaidani kemajuan teknologi, ditandai dengan pelbagai versi:
- v1
- v2
- v3
- v4
- v5
- v6
Senibina V1, yang mengingatkan semangat perintis, muncul semata -mata dalam prototaip ARM1, mendedahkan intinya melalui ciri -ciri utama:
- Arahan Pemprosesan Data Asas (SANS Multiplikasi)
- Arahan beban/kedai yang memenuhi keperluan bait, separuh perkataan, dan perkataan
- Arahan untuk pemindahan, meliputi panggilan dan pautan subrutin
- Arahan pengendalian gangguan perisian
- Menangani Kapasiti: 64m bait (26)
Senibina V2, peningkatan V1, seperti yang dilihat dalam seni bina ARM2, termasuk:
- Arahan untuk pendaraban dan pendaraban lanjutan
- Sokongan Arahan Operasi Processor
- Mod interrupt dipercepatkan
- SWP/SWPB Memori Asas dan Arahan Pertukaran Daftar
- Menangani Kapasiti: 64m bait
Senibina V3 memperlihatkan alamat yang diperluaskan, membantu dalam:
- Menangani ruang meningkat kepada 32 bit (bait 4G)
- Pengenalan daftar CPSR dan SPSR untuk pemprosesan pengecualian yang mahir
- Mod pemproses dan tidak jelas ditambah
- Memeluk penggunaan ARM6 di bawah seni bina ini
- Peningkatan Set Arahan: Arahan MRS/MSR mengakses daftar CPSR/SPSR yang baru ditambah;Pengendalian Pengendalian Keupayaan Pulangan
Dalam bidang seni bina V4, versi ini membawa aplikasi yang meluas dan kemajuan selanjutnya ke atas V3, merangkumi intipati penyesuaian.ARM7, ARM8, ARM9, dan ARM kuat menggabungkan seni bina ini.
Ciri -ciri Set Arahan Baru:
- Arahan beban/kedai untuk kedua -dua kata separuh yang ditandatangani dan tidak ditandatangani dan ditandatangani bait
- Pengenalan set arahan ibu jari 16-bit yang serba boleh
- Keupayaan Arahan Interrupt Perisian SWI yang dipertingkatkan
- Kemasukan mod keistimewaan pemproses
Senibina V5 berdiri sebagai suar evolusi baru -baru ini, membenamkan arahan baru dari V4 dan mendorong aplikasi ARM10 dan XSCALE.Arahan lanjutan ini termasuk:
- Arahan pemindahan BLX dengan menghubungkan dan bertukar ciri
- Arahan Count CLZ terkemuka
- Arahan Breakpoint Perisian BKPT
- Arahan pemprosesan isyarat tambahan
- Arahan pilihan yang diperluaskan untuk pengoptimuman
Senibina V6 muncul sebagai sahabat yang sesuai untuk peralatan mudah alih berkuasa bateri, menunjukkan peningkatan yang bijak:
- SIMD Fungsi Extension meningkatkan kehebatan audio dan pemprosesan video dalam sistem tertanam.
Dalam senario aplikasi praktikal, pelbagai faktor membentuk proses membuat keputusan semasa memilih cip lengan:
Bagi mereka yang memilih untuk menggunakan sistem operasi seperti Wince atau Linux untuk menyelaraskan garis masa pembangunan perisian, memilih cip ARM yang dilengkapi dengan keupayaan MMU -seperti yang berasal dari ARM720T dan ke atas -menjadi berfaedah.
Jam sistem yang rumit mempengaruhi halaju pemprosesan cip lengan.Cip ARM7 memberikan kelajuan 0.9 MIPS/MHz, dengan frekuensi jam utama yang membentang antara 20 MIPS dan 133MHz.Sebaliknya, cip ARM9 menawarkan kelajuan yang dipertingkatkan sebanyak 1.1 MIPS/MHz, dengan jam biasa yang merangkumi dari 100 MIPS sehingga 233MHz.
Untuk senario tanpa keperluan untuk memori yang luas, cip lengan yang dilengkapi dengan memori dalaman hadir sebagai alternatif yang berdaya maju.
Pengeluar Chip sering menentukan keupayaan GPIO maksimum, dengan banyak pin dua kali ganda sebagai alamat, data, atau garisan bersiri.Oleh itu, menilai kiraan GPIO yang boleh digunakan menjadi penting semasa reka bentuk sistem, mendedahkan kekangan yang berpotensi dan aplikasi pelbagai.
Menggabungkan pengawal USB, banyak cip lengan mempunyai keupayaan terbina;Ada juga yang mengintegrasikan kedua -dua hos USB dan pengawal hamba USB, yang menawarkan kemungkinan interaksi yang pelbagai.
Reka bentuk teras lengan asas melibatkan hanya dua vektor gangguan: Fast Interrupt (FIQ) dan Standard Interrupt (IRQ).Pemaju semikonduktor menambah reka bentuk cip dengan pengawal gangguan yang disesuaikan untuk menampung gangguan perkakasan, merangkumi port siri, pencetus luaran, dan gangguan jam.Reka bentuk gangguan luaran yang bijak dapat mengurangkan kerumitan penjadualan tugas dengan berkesan, memudahkan aliran operasi yang lancar.
Cip lengan tertentu Rumah pengawal LCD intrinsik dan boleh termasuk pengawal LCD TFT warna 64K.Ini amat sesuai untuk reka bentuk PDA atau peranti paparan dan rakaman pegang tangan, memastikan output visual yang jelas disesuaikan untuk interaksi pengguna tertentu.
Lazimnya, cip lengan termasuk antara muka luaran untuk mengembangkan SDRAM dan SRAM.Variasi dalam reka bentuk cip lengan menentukan bilangan cip yang boleh dikembangkan melalui laluan yang berbeza, mempengaruhi kelebihan aplikasi.Model khusus, seperti PUC3030A Micronas, kekurangan keupayaan luaran sedemikian, mandat pendekatan seni bina alternatif.
Cip lengan datang dalam pelbagai gaya pembungkusan seperti QFP, TQFP, PQFP, LQFP, BGA, dan LBGA.Pembungkusan BGA menonjol untuk mengurangkan dimensi cip dan keperluan kawasan PCB, walaupun memerlukan teknologi kimpalan khusus di luar keupayaan manual.Cip lengan BGA yang dibungkus standard lebih lanjut memerlukan pendawaian PCB pelbagai lapisan, memajukan antara dual panel PCB interconnections.
Evolusi seni bina RISC ARM menawarkan penyelesaian inovatif yang dicirikan oleh kecekapan kuasa yang luar biasa, saiz pekat, dan prestasi yang dipertingkatkan.Untuk menangani cabaran panjang kod, seni bina lengan menggabungkan varian T, merintis sistem arahan tersendiri yang dikenali sebagai set arahan ibu jari.
Set arahan ibu jari, lanjutan lengan, memperkenalkan 36 format arahan yang diperolehi daripada set arahan lengan tradisional 32-bit.Format ini boleh diubah secara adaptif ke dalam opcode 16-bit, mengoptimumkan ketumpatan kod.
Senibina ARM, yang mampu mengintegrasikan sokongan ibu jari, membolehkan peralihan lancar ke negara ibu jari.Di dalam keadaan ini, pemproses terlibat dengan set arahan ibu jari 16-bit.
Membandingkan keberkesanan set arahan lengan dan ibu jari mendedahkan perbezaan yang ketara.Arahan ibu jari biasanya menuntut proses tambahan untuk melaksanakan tugas yang sama, menunjukkan kesesuaian ARM untuk aplikasi sensitif masa.
Dalam senario yang memerlukan pengendalian pengecualian, set arahan Thumb tidak mempunyai arahan khusus.Oleh itu, arahan lengan mesti melengkapkan ibu jari untuk menguruskan gangguan yang luar biasa dengan cekap.Ini menekankan hubungan sinergistik antara arahan ibu jari dan lengan.
Pemproses ARM beroperasi dalam pelbagai mod untuk tugas tertentu.Mod Pengguna (USR) menjalankan aplikasi, manakala FIQ dan IRQ mengendalikan keutamaan tinggi dan gangguan standard.SVC menguruskan sumber OS, SYS melaksanakan tugas -tugas istimewa, ABT mengendalikan kesilapan akses data, dan UNG menguruskan arahan yang tidak diiktiraf.Mod suis CPU secara automatik atau melalui perisian.Kecuali untuk mod pengguna, semuanya istimewa, dengan lima -excluding SYS diklasifikasikan sebagai mod pengecualian.
Pemproses ARM menggunakan sembilan mod alamat asas, yang menentukan lokasi pengendali berdasarkan kod alamat yang ditentukan dalam arahan.Mod ini termasuk alamat pendaftaran, alamat segera, mendaftar alamat shift, mendaftar alamat tidak langsung, alamat pembolehubah, pengadilan multi-daftar, alamat stack, alamat salinan salinan, dan alamat relatif.Setiap mod menawarkan kaedah yang berbeza untuk mengakses data, meningkatkan fleksibiliti dan kecekapan pemproses dalam melaksanakan tugas.
Mikropemproses ARM dilengkapi dengan jumlah 37 daftar, masing -masing 32 bit saiz.Antaranya, 31 ditetapkan sebagai daftar umum.Terutama, R13 dan R13_SVC berbeza antara satu sama lain, memastikan tugas -tugas tertentu dapat diuruskan dengan berkesan.Di samping itu, terdapat 6 daftar negeri yang memainkan peranan penting dalam mengekalkan status operasi pemproses.
2023/12/28
2024/07/29
2024/04/22
2024/01/25
2024/07/4
2023/12/28
2023/12/28
2024/04/16
2024/08/28
2023/12/26